更新：2026-02-17 14:23:11
12月6日消息，在先进工艺的发展路径里，5nm以下的技术节点均已采用EUV工艺；DUV光刻技术要实现7nm的微缩已颇具难度，不过这对国内而言显然并非发展的终点，未来或许有望持续推进至2nm级别。
国内的半导体工艺在未来几年需在无EUV的条件下推进发展，不过即便抛开外部制裁的因素，探索DUV光刻工艺的极限本身也具有发展必要性，国内在这方面的研究其实早已启动。
集邦科技日前的报道也提及旧闻，指出华为早在2021年就发表了相关研究论文，其提交的专利申请介绍了SAQP（自对准四重图案化）技术，即便在没有EUV光刻机的情况下，也能实现2nm级工艺。
这项专利借助DUV光刻机与SAQP技术所制造的芯片栅极间距小于21纳米，而这一数值恰好是2纳米工艺的准入标准。
这里需要特别指出的是，不少报道将SAQP错误地翻译为“四重光刻”——实际上，四重图案与四重光刻完全不是一回事，二者的含义有着本质性的巨大差异；而且四重光刻无论是从技术实现角度，还是成本控制层面来看，都是无法被接受的，其实际应用的可能性微乎其微。
此外，2nm工艺并非华为等机构的最终目标，华为还申请了众多GAA环绕栅极晶体管以及CFET互补氧化物晶体管相关的专利，而后者是业界公认的1nm以下至0.1nm技术节点的关键技术之一。
上面所说的主要是技术专利，并不意味着这些技术很快就能实现量产，不过这些技术研究表明，国内在先进工艺领域的探索不但不会中断，还会开辟出与众不同的发展路径。
这不仅能让国内芯片摆脱外部制裁的掣肘，更关键的是，当我们通过DUV技术路线实现2nm芯片量产时，再看台积电、三星、Intel等企业依靠成本高昂的EUV甚至High NA EUV光刻机来生产芯片——届时究竟哪一方会更担忧自身竞争力的不足呢？
